图表内容
表9:公司核心技术体系
序号
划分维度
核心技术
技术内容
在主要产品中的
知识产权
应用情况
技术来源
保护情况
G11及以下TFT
最小图形可达3μm
线/间(CD)精度可控制在±0.25μmG11及以下尺寸
产品制造技术
(a-Si)掩膜版制以内;总长(TP)及位置(Position)精度可控制在±a-Si TFT显示面
自主研发
已获得专利保护
造技术
0.5m以内,产品缺陷尺寸可控制在1.0μm以内。
板用掩膜版
G11及以下平板显
包含半色调及灰阶掩膜版,线/间(GD)精度可控制在
示用多灰阶
±0.10um以内;总长(TP)精度可控制在士0.5ym以内,G11及以下尺寸平
产品制造技术
(Multi-tone)掩两层图形之间套合偏差(0 verlay Shift)可控制在±板显示用掩膜版
自主研发
已获得专利保护
膜版制造技术
0.5ym以内,半色调层透过率均匀性可控制在2.0%以内
最小图形可达1.2μm
精度及均匀性高,线/间(CD】
G6及以下AMOLED
产品制造技术
G6及以下AMOLED
精度可控制在±0
1μm以内,均匀性可控制在80m以内:显示面板用掩膜
自主研发
已获得专利保护
掩膜版制造技术
位置(Position)及总长(TP)精度可控制在±0.20um
以内,产品缺陷尺寸可控制在0.75μm以内
150m节点半导体线/间(cD)精度可控制在±0.08um以内:总长(TP)
150nm节点及第三
产品制造技术
掩膜版制造技术
代半导体用掩膜
已获得专利保护
精度可控制在士0.2μm以内。
自主研发
最小图形可达1.5μm
线/间(CD)精度可控制在±0.1μm
G6及以下LTPS掩
产品制造技术
以内,均匀性可控制在100nm以内;位置(Position)G6及以下LTPS显
已获得专利保护
膜版制造技术
及总长(TP)精度可控制在±0.30um以内,产品缺陷尺示面板用掩膜版
自主研发
寸可控制在1.0um以内。