图表内容
12:一个复杂的芯片是由芯片设计者自主设计的部分和外购的P核连接构成的
CO-
Inter
Special logic
Clock
PROCESSOR
processor
Turbo
Vertebi
En/
自主设计部分
Power
decoder
decoder
Decryption
management
MPU
Reset
TEST
Configurable
外购的1P核
MMU
DMA
Protocol
RAM
processor
DSP
DSP
DSP
Algorithms
USB2.0
PCL-X
Switch BUS
HPI
Peripheral
Network
LAN ATM EITI LVDS STM
DSP bus
interface