图表内容
图5:Training Tile互联
Training Tile
9 TB/s
PFLOPs BF16/CFP8
Massive 36 TB/s off-tile BW
黄将来源:芯东西,信达证券研发中心
研究报告节选:
显而易见,D1 芯片需要高速的互联来实现,台积电 SoW 封装技术提供了这一条件。InFO_SoW 取消了衬底和 PCB 的使用,使得多个芯片阵列使解决方案获得晶圆级优势,以获得低延时、高带宽等优势。此外除了异构芯片集成外,其 wafer-field 处理能力还支持基于小芯片的设计,以实现更大的成本节约和设计灵活性。 图 7:InFO_SoW 封装