10纳米多重模板工艺原理，涉及多次刻蚀

研究报告节选:

随先进制程的不断突破，刻蚀次数显著增加。随着国际上高端量产芯片从 14 纳米到 10 纳米阶段向 7 纳米、5 纳米甚至更小的方向发展，当前市场普遍使用的沉浸式光刻机受光波长的限制，关键尺寸无法满足要求，必须采用多重模板工艺，利用刻蚀工艺实现更小的尺寸，使得刻蚀技术及相关设备的重要性进一步提升。刻蚀技术需要在刻蚀速率、各向异性、刻蚀偏差、选择比、深宽比、均匀性、残留物、等离子体引起的敏感器件损伤、颗粒沾污等指标上满足更高的要求，刻蚀设备随之更新进步，例如：刻蚀设备的静电吸盘从原来的四分区扩展到超过 20 个分区，以实现更高要求的均匀性；更好的腔体的温度控制实现生产重复性的提高。在摩尔定律推动下，元器件集成度的大幅提高要求集成电路线宽不断缩小，制造工序复杂度显著增加。根据先进半导体材料引用 SEMI 数据，20nm 工艺需约 1,000 道工序，而 10nm 和 7nm 工艺所需工序已超 1,400道。随线宽向 10、7、5nm 升级，光刻机精度受波长限制，需采用多重模板工艺，多次薄膜沉积和刻蚀以实现更小线宽，使得刻蚀次数显著增加，20nm 工艺需刻蚀 50 次左右，而 10nm 工艺超 100 次，5nm 工艺超 150 次。

阅读研究报告

最后更新: 2025-02-24