3 D NAND闪存示意图

研究报告节选:

堆叠层数向千层迈进重塑制造工艺极限。当前主流厂商已推出具有 300 多层氧化层/字线堆叠的 3D NAND 闪存芯片。据 TechSugar，这一数字预计到 2030 年将达到 1000 层，对应的存储密度约为 100Gbit/mm²。其挑战在于，在 30 微米厚的堆叠层中保持垂直串的直径基本不变。但在如此狭小的空间内保持所有结构的均匀性，会导致工艺复杂度和成本的急剧上升，这对高堆叠层沉积和高深宽比刻蚀步骤构成了严峻挑战。层级堆叠技术（如将 4 个 250 层单元键合成千层结构）虽可缓解单次工艺压力，但需在多层堆叠上重复进行深孔刻蚀与填充，任何孔洞形变都会导致存储单元失效。这种在超高深宽比结构中保持孔径一致性的需求，使得刻蚀设备的等离子体控制精度成为量产成败的关键分水岭。