【行业研究报告】甬矽电子-深入布局多维异构研发及产业化，带动尖端先进封装技术与产能双增

深入布局多维异构研发及产业化，带动尖端先进
封装技术与产能双增
事件点评
2024年5月27日，甬矽电子发布《向不特定对象发行可转换公司债券方案的募集资
金使用的可行性分析报告》，拟募集资金总额不超过12亿元用于多维异构先进封装
技术研发及产业化项目及补充流动资金及偿还银行借款。
拟使用9亿元用于多维异构先进封装技术研发及产业化项目，达产后形成相关先进
封装9万片/年产能。多维异构先进封装技术研发及产业化项目总投资额为14.64
亿元，拟使用募集资金投资额为9亿元。届时将购置临时健合设备、机械研磨设备、
亿元，拟使用募集资金投资额为9亿元。届时将购置临时健合设备、机械研磨设备、
化学研磨机、干法刻硅机、化学气相沉积机、晶圆级模压机、倒装贴片机、助焊剂
清洗机、全自动磨片机等先进的研发试验及封测生产设备，同时引进行业内高精尖
技术、生产人才，建设与公司发展战略相适应的研发平台及先进封装产线。项目建
成后，公司将开展“晶圆级重构封装技术（RWLP）”、“多层布线连接技术
（HCOS-OR）”、“高铜柱连接技术（HCOS-OT）”、“硅通孔连接板技术（HCOS-SI）”
和“硅通孔连接板技术（HCOS-AI）”等方向的研发及产业化，并在完全达产后形
成年封测扇出型封装（Fan-out）系列和2.5D/3D系列等多维异构先进封装产品9
万片的生产能力。本项目的实施将进一步深化公司在先进封装领域的业务布局，持
续提升公司核心竞争力。
多维异构封装为突破晶圆制程桎梏重要途径，在高算力芯片领域优势显著。长期以
来，主流系统级单芯片都是将多个负责不同计算任务的计算单元，通过光刻形式制
作到同一片晶粒上。然而，随着晶圆制程先进度的提升，系统级单芯片的实施成本
大幅上升，另一方面，先进制程芯片的良率随着晶粒面积增加而大幅下降，根据模
型估算，面积150mm
2
的中大型晶粒的良率约为80%，而700mm
2
以上的超大型
晶粒的良率只有30%左右。故小芯片组技术（Chiplet）成为集成电路行业突破晶
圆制程桎梏重要技术方案。同将全部功能集中在一颗晶粒上相反，Chiplet方案是
将大型系统级单芯片划分为多个功能相同或者不同的小晶粒，每颗晶粒都可以选择
与其性能相适应的晶圆制程，再通过多维异构封装技术实现晶粒之间互联，在降低
成本的同时获得更高的集成度。因此，多维异构封装技术是实现Chiplet的技术基
石，其主要包括硅通孔技术（TSV）、扇出型封装（Fan-Out）、2.5D/3D封装等
核心技术。在高算力芯片领域，采用多维异构封装技术的Chiplet方案具有显著优
势：1）Chiplet缩小了单颗晶粒的面积，提升整体良率、降低生产成本，同时降低
高算力芯片对先进晶圆制程的依赖；2）采用Chiplet方案的算力芯片升级时可只升
级核心晶粒，非核心部分沿用上一代设计，大幅缩短芯片开发周期；3）Chiplet可
以采用同质扩展的方式，通过对计算核心“堆料”的方式，迅速突破芯片面积限制，
达到更高算力。
数据中心/汽车/AI带动芯片需求持续上涨，带动芯片封装新增量。在集成电路芯片
应用市场，高算力应用芯片如高性能服务器（HPC）和自动驾驶（ADAS）已逐渐
取代手机和个人电脑，成为下个阶段半导体行业持续增长的主要驱动力。以台积电
电子|集成电路Ⅲ